Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Log-in

Clock Generation mit JK Flip-Flop



Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Clock Generation mit JK Flip-Flop
Arabische Fassung Bulgarische Version Katalanischen Version Tschechische Version Dänische Fassung Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französische Version Hindi-Version Kroatische Version Indonesisch-Version Italienische Version Hebräisch-Version Japanische Version German Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Fassung Portugiesische Version Romanian version Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Version Tagalog Version Ukrainisch Version Vietnamesisch-Version Chinesische Version
Autor Nachricht
robismyname



Joined: 17 Jan 2008
Beiträge: 105
Geholfen: 2
Lage: Zentral Florida


Post 28. Mai 2009 18:47 Uhr Generation mit JK Flip-Flop

Ich bin unter Verwendung einer 26-MHz-TCXO zusammen mit einer JK Flip-Flop, um einen 13MHz Uhr, die nötig ist, für einen anderen IC. Meine Frage ist, was auf der PIN-JK Flip-Flop kann ich die 26-MHz-TCXO? Uhr, J oder K?


Es tut uns leid, aber Sie müssen zum Login, um die Anlage

Zurück zum Anfang
trekkytekky



Joined: 04 Apr 2009
Beiträge: 58
Geholfen: 5
Ort: Perth


Post 29. Mai 2009 14:09 Uhr Generation mit JK Flip-Flop

Wenn Ihr mit diesem IC (SN74/54LS107), dann schließen Sie Ihren Oszillator der Uhr PIN und Krawatte J, K und klar (CLR) hoch. der Ausgang schaltet auf der fallenden Flanke (durch 2)
Zurück zum Anfang
robismyname



Joined: 17 Jan 2008
Beiträge: 105
Geholfen: 2
Lage: Zentral Florida


Post 31. Mai 2009 18:18 Re: Clock-Generation mit JK Flip-Flop

trekkytekky schrieb:
Wenn Ihr mit diesem IC (SN74/54LS107), dann schließen Sie Ihren Oszillator der Uhr PIN und Krawatte J, K und klar (CLR) hoch. der Ausgang schaltet auf der fallenden Flanke (durch 2)


wird die Verbindung J, K und klar (CLR) auf VCC gut genug?
Zurück zum Anfang
trekkytekky



Joined: 04 Apr 2009
Beiträge: 58
Geholfen: 5
Ort: Perth


Post 31. Mai 2009 18:50 Uhr Generation mit JK Flip-Flop

Anschließen an Vcc wäre gut, sie ziehen die Eingänge hoch. Nur sich bewusst sein, dass die 107 hat einen Mindest-Uhr geringen Dauer der 47nS und eine max Frequenz von 30MHz das Datenblatt Sie auf dem Laufenden. So können Sie Ihre TCXO zu schnell für die, abhängig von der Einschaltdauer der Produktion. Nur so können Sie sich sicher ist, und versuchen Sie es sehen. Wenn es funktioniert der Ausgang des Flip-Flop wird eine 50% Tastverhältnis, und zwar unabhängig von der Input-Einschaltdauer.
Zurück zum Anfang
Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Clock Generation mit JK Flip-Flop
Seite 1 von 1 Alle Zeiten sind GMT 2 Stunden


Missbrauch | | Administrator | | Moderatoren | | Unterstützen Sie uns | | sitemap
Thema RSS