Elektronik-Forum

Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Anmelden

Clock and Data Recovery


Post new topic Reply to topic EDAboard.com Foren-Übersicht -> PLD, SPLD, GAL, CPLD, FPGA-Design -> Clock and Data Recovery
Autor Nachricht
vinod_g



Beitritt: 29. November 2006
Beiträge: 72
Geholfen: 6


Post 30. Dezember 2008 7:10

Clock and Data Recovery


Ich benötige CDR (Clock and Data Recovery)-Modul. Ist es bereits in FPGA oder wir haben zu entwerfen?
Zurück zum Anfang
Google
AdSense
Google Adsense




Post 30. Dezember 2008 7:10

Anzeigen




Zurück zum Anfang
ducna



Beitritt: 19. Januar 2006
Beiträge: 16


Post Der 06. Januar 2009 5:06

Re: Clock and Data Recovery


Ich bin mit Xilinx vertraut, so dass ich keine Ahnung, für andere Familien haben, aber ich denke, sie sind ganz dasselbe. In Xilinx, die keine integrierte CDR Teil, aber zum Glück gibt es einige Hinweise, wie App: xapp224, xapp250, xapp868, ... sehr usuful für CDR-Anwendungen. Sie können auch über das Internet mit Google zu überprüfen, gibt es eine Vielzahl von Informationen für Sie

Hope this helps,
Zurück zum Anfang
amitjagtap



Beitritt: 10. Januar 2007
Beiträge: 124
Geholfen: 6


Post 23. Januar 2009 11:53

Clock and Data Recovery


hallo
In einigen FPGA CDR ist da. In der Xilinx-FPGA-Clock-Manager sind da. U kann der Ausarbeitung eines einfachen clk n Datenrettung ckt mit Kantendetektor und hohe Frequenz Zähler ....
Zurück zum Anfang
Arabische Fassung Bulgarische Version Katalanische Version Tschechische Version Danish version Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französisch Version Hindi-Version Kroatische Fassung Indonesisch-Version Italienische Version Hebräische Version Japanese version Koreanische Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Fassung Portugiesische Fassung Rumänische Fassung Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Fassung Tagalog Version Ukrainische Version Vietnamesisch-Version Chinesische Version
Post new topic Reply to topic EDAboard.com Foren-Übersicht -> PLD, SPLD, GAL, CPLD, FPGA-Design -> Clock and Data Recovery
Seite 1 von 1

subj

text

Alle Zeiten sind GMT 1 Stunde
Ähnliche Themen:
Clock and Data Recovery? (9)
Clock and Data Recovery (7)
Clock and Data Recovery-Schaltung (10)
Über Clock and Data Recovery Geschwindigkeit (4)
Frage zum Clock and Data Recovery, danke. (3)
Clock and Data Recovery für serielle Link (4)
Wie implimente ein CDR (Clock and Data Recovery) Schaltungen. (8)
clock data recovery ....? (5)
Clock Data Recovery (3)
clock data recovery (1)


Abuse | | Administrator | | Moderatoren | | Unterstützen Sie uns | | Sitemap
Thema RSS