| Autor | Nachricht |
|---|
ushisna
Registriert: 06 Aug 2008
Beiträge: 9
|  19. August 2008 12:37 Synchrone und asynchrone | | |
|
| | Was ist der Unterschied zwischen asynchronen und synchronen SRAM? |
|
| Zurück zum Anfang | |
 |
ckshivaram
Beitritt: 21. April 2008
Beiträge: 331
Geholfen: 23
Ort: Indien
| 20. August 2008 1:59 Re: Synchrone und asynchrone | | |
|
| 1. Asynchrone und synchrone beziehen sich auf, ob die SRAM-Module ihre Kommunikation synchron an den Prozessor abgestimmt sein muss (synchron = "wir im Einklang mit dem Prozessor" sind, asynchrone = "wir sind nicht im Einklang mit dem Prozessor").
"Asynchronous" SRAM kann warten Staaten in die Übermittlung von Daten einzuführen.
2. SRAM kann synchron oder asynchron. Asynchronous SRAM ist nicht abhängig von der Taktfrequenz der CPU, während die synchrone SRAM synchronisiert mit der CPU-Taktrate.
3.Synchronous Speicher-Design bietet mehrere Vorteile gegenüber
Asynchron-Speicher-Design. Vereinfachung der Timing-Anforderungen ermöglichen
Synchron-Speicher auf einem wesentlich höheren Frequenzen betrieben werden, was zu
höhere Speicherbandbreite. Gleichlauf ist nicht anfällig für Fehler
weil Signale werden auf Taktflanken registriert sind, vereinfachen das Design
Prozess. Eine Abwertung ermöglichen Steuerschaltung ist nicht erforderlich, weil der Speicher
Block steuert den Blitz schreiben Generation, Einsparung von Ressourcen-Nutzung und
vereinfacht das Design. Zusätzlich Synchron-Speicher verbraucht
wenig Standby-Leistungsaufnahme.
in der Erwägung, Asynchronous Speicher erfordert, dass Sie ein zu schaffen
Write Enable Regelkreis ein Impuls erzeugt jedes Mal, wenn ein Schreiben
Betrieb auftritt. Sie müssen bedenken, schreiben Setup-Adresse und Haltezeit
und Einrichtung der Daten und Haltezeit auf die steigenden und fallenden Flanke des schreiben
ermöglichen, Puls. Die Abschreibung ermöglichen, muss auf jedem Schreibvorgang, wie toggle
die Adresse nicht ändern, während die Write Enable ist aktiv. |
|
| Zurück zum Anfang | |
|
insrusingh
Registriert: 08 Jul 2008
Beiträge: 16
| 20. August 2008 5:21 Synchrone und asynchrone | | |
|
| | Synchron bedeutet, dass es immer areference Uhr addressss Daten und sind nur auf die steigende und fallende Flanken der clocks.When sprechen wir über die asynchrone Schaltung ist es nicht Probe auf steigende und fallende edge.obviosly asnchronous sind schneller als Synchron-Schaltung Stichprobe so. |
|
| Zurück zum Anfang | |
|
Google
AdSense
| 20. August 2008 5:21 Anzeigen | | |
|
|
|
|
| Zurück zum Anfang | |
|
ushisna
Registriert: 06 Aug 2008
Beiträge: 9
| 21. August 2008 7:49 Re: Synchrone und asynchrone | | |
|
| Eine außerplanmäßige Abschrei-Regelkreis zu ermöglichen? Könnten Sie bitte lassen Sie mich verstehen point.I konnte nicht dieser Begriff eigentlich? können Sie kurz erklären?  |
|
| Zurück zum Anfang | |
|
ckshivaram
Beitritt: 21. April 2008
Beiträge: 331
Geholfen: 23
Ort: Indien
| 21. August 2008 8:20 Re: Synchrone und asynchrone | | |
|
| Ein programmierbarer Schaltkreis benutzt, um den Schreibschutz zu ändern Freigabesignal durch statische RAMs im Cache-basierten PC-Systemen. Genauer gesagt, der programmierbaren Schaltkreis benutzt, um Verspätung oder gar nicht der Hinterkante des Cache-Verzögerung Write Enable (CWE) Signale im Cache-basierten PC-Systemen wodurch das System eine Vielzahl von Mikroprozessor-Geräten geeignet ist.
Eine synchrone SRAM SRAM bestehend aus einem Kern mit einem Speicher-Array aus einer Vielzahl von Bytes, mit einer Mehrzahl von Byte-Treiber zu schreiben, mit Sinn Verstärker und mit I / O-Puffer, eine Vielzahl von Byte-Register zu schreiben bzw. zu schreiben, die Fahrer, die in Verbindung Byte-Register schreiben selektiv aktivieren entsprechenden Byte schreiben Fahrer zur Eingabe von Daten in den Speicher-Array während eines Schreib-Operation, eine Vielzahl von Daten-Eingänge in Bytes organisiert, ein Byte schreiben Enable-Eingang, eine Vielzahl von Ein-Byte schreiben, schreiben und Byte-Schaltung ermöglicht den Anschluss der Byte-Eingänge zu schreiben und die Byte-Write Enable-Eingang in den Byte-Register schreiben und selektiv einzelne Bytes der Daten verursachen Eingänge in das SRAM Kern geschrieben werden, wenn eine vorgegebene Logikpegel behauptet wird, auf die Byte-Enable-Eingang vorhanden zu schreiben und auch abhängig von der behauptet Logikpegel auf die einzelnen Byte schreiben Eingänge.
Bitte haben Sie Verständnis, wenn Sie dont do come back. Ich denke, der erste Teil ist einfach und leicht zu verstehen. |
|
| Zurück zum Anfang | |
|
