Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Anmelden

Synchrone und asynchrone Design in SOC Begegnung


Post new topic Reply to topic EDAboard.com Foren-Übersicht -> ASIC-Design-Methoden und Tools (Digital) -> Synchrone und asynchrone Design in SOC Begegnung
Autor Nachricht
vlsitechnology



Registriert: 01 Nov 2007
Beiträge: 262
Geholfen: 6


Post Der 06. November 2007 19:47

Synchrone und asynchrone Design in SOC Begegnung


Was ist der Unterschied zwischen synchronen und asynchronen Design

Wenn wir zwei Uhren im synchronen Design dann gibt es eine Chance, dass mein Skew nicht erfüllen die Anforderungen nach tun die Optimierung dann auch zu dieser Zeit, wie shd i optimieren das Design?
kann mir jemand erklären?
Zurück zum Anfang
Google
AdSense
Google Adsense




Post Der 06. November 2007 19:47

Anzeigen




Zurück zum Anfang
gliss



Beitritt: 22. April 2005
Beiträge: 670
Geholfen: 61
Ort: Boston


Post Der 06. November 2007 20:40

Synchrone und asynchrone Design in SOC Begegnung


Synchron-Systeme werden von Uhren-Leitungsnetze getrieben. Asynchronous funktioniert nicht ganz. SOC hat Werkzeuge für Timing-Berechnung und Optimierung automatisiert. Sie können diese Tools an verschiedenen Stellen laufen in der Strömung. Nach Clock-Tree-Synthese-Optimierung können Sie wie ein Umzug Blöcke um und ändern durchzuführen / Hinzufügen Taktpuffer.

Zum Beispiel, wenn es zu viel schrauben, können Sie zu ersetzen und das Design umzuleiten, wechseln Sie die Clock-Tree-System, mit unterschiedlichen Puffern / etc. Wenn Sie dies tun Optimierung Sie möglicherweise mehr Fläche und mehr Leistung verwenden,

Außerdem sind die meisten guten ASIC Bibliotheken zwei Mal von Puffern, eins für den allgemeinen Gebrauch und einem speziell für die Clock-Signale gehören sicherzustellen, dass Sie über die richtigen sind.
Zurück zum Anfang
Arabische Fassung Bulgarische Version Katalanische Version Tschechische Version Danish version Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französisch Version Hindi-Version Kroatische Fassung Indonesisch-Version Italienische Version Hebräische Version Japanese version Koreanische Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Fassung Portugiesische Fassung Rumänische Fassung Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Fassung Tagalog Version Ukrainische Version Vietnamesisch-Version Chinesische Version
Post new topic Reply to topic EDAboard.com Foren-Übersicht -> ASIC-Design-Methoden und Tools (Digital) -> Synchrone und asynchrone Design in SOC Begegnung
Seite 1 von 1

subj

text

Alle Zeiten sind GMT 1 Stunde
Ähnliche Themen:
Synchrone und asynchrone Design (10)
Synchron vs Asynchron-Design (12)
Was ist der Unterschied Cadence SOC Begegnung und erste Begegnung (3)
synchrone und asynchrone (13)
Synchrone und asynchrone (4)
Unterschied zwischen soc Begegnung und erste Begegnung (4)
@ ltera: Asynchrone vs Synchron-Circuit Design (2)
Synchron oder asynchron sein bevorzugtes Design (3?)
Synchron & Asynchronous State Machine Design-VHDL (5)
Frustriert von Bottom-up-Partition Design in SOC Begegnung (1)


Abuse | | Administrator | | Moderatoren | | Unterstützen Sie uns | | Sitemap
Thema RSS