Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Log-in

unterdrücken, wie aus 0.1uF Chip in Chip-LDO Voltage Regulator



Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Wie unterdrücken aus 0.1uF in Chip-on-Chip-LDO Voltage Regulator
Arabische Fassung Bulgarische Version Katalanischen Version Tschechische Version Dänische Fassung Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französische Version Hindi-Version Kroatische Version Indonesisch-Version Italienische Version Hebräisch-Version Japanische Version German Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Fassung Portugiesische Version Romanian version Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Version Tagalog Version Ukrainisch Version Vietnamesisch-Version Chinesische Version
Autor Nachricht
girih192002



Joined: 04 Aug 2007
Beiträge: 15


Post 26 Oct 2007 14:38 wie unterdrücken off-Chip 0.1uF in On-Chip-LDO Voltage Regulator

Ich habe Design LDO Spannung Regler für 1,5 V geregelten Versorgung mit Strom max 40mA. Aber ich habe Probleme, wenn ich diese mit meinen anderen LDO-Chip-Modul. Es ist die oscilliatig geregelten Ausgang mit 1,5 V Spannung level.while ich 0.1uF Kondensator. dh aus Chip es funktioniert gut. Die Sache ist die, dass ich keine Verbindung herstellen können 0.1uF aus chip.beacause, ich habe zu diesem Modul mit anderen Design-Modul.
Wie werde ich dieses Problem überwinden ..... ? jede Einrichtung, wusste, dass es dann lassen Sie es mich bitte wissen ..
Zurück zum Anfang
View user's profile
aryajur



Joined: 23 Oct 2004
Beiträge: 685
Geholfen: 73
Ort: Sunnyvale, USA


Post 27 Oct 2007 11:04 Re: wie unterdrücken aus 0.1uF in Chip-on-Chip-LDO Spannung regul

Sie müssen herausfinden, einen Weg, um Ihre Regulierungsbehörde in einer besseren Art und Weise. Die Art und Weise zu kompensieren würden in erster Linie abhängig von der Art der Topologie Sie. Alle Analog-IC-Design-Bücher reden viel über die Entschädigung, sonst können Sie Ihre Topologie und hier können wir diskutieren und ausprobieren Entschädigungsregelungen.
Zurück zum Anfang
View user's profile
girih192002



Joined: 04 Aug 2007
Beiträge: 15


Post 27 Oct 2007 15:21 Re: wie unterdrücken aus 0.1uF in Chip-on-Chip-LDO Spannung regul

Danke für Kommentar.

hier habe ich mein Design legen Datei LDO. Wirklich oder ist es vielleicht bin ich nicht in der Lage zu verstehen, der ESR-Konzept und wie zum Ausgleich der Schaltung. ja, habt ihr mir bitte helfen, um diese Frage. Ich habe offene Schleife gewinnen rund 55 dB und eine enge Schleife Gewinn um 7 dB. Bitte lassen Sie mich know.band Lücke Nennspannung ist 0,9 Volt Versorgungsspannung und ist 2.2volts.


Es tut uns leid, aber Sie müssen zum Login, um die Anlage

Zurück zum Anfang
View user's profile
hung_wai_ming@hotmail.com



Joined: 05 Jan 2004
Beiträge: 370
Geholfen: 39


Post 27 Oct 2007 15:30 wie unterdrücken off-Chip 0.1uF in On-Chip-LDO Voltage Regulator

Sie PMOS-Ausgang. Es wird immer eine Obergrenze für die Ausgabe beherrschenden polig Ausgleich, so dass Ihr Design ist schon nicht in Ihrem Konzept.
Sie sollten Miller GAP Ausgleichszahlungen an die OP-Amp-polig der dominante, so dass Sie brauchen weniger GAP für die Ausgabe, oder u NMOS als Output weiter weg die Ausgabe polig am Ausgang. Sicher, Ihr Design wird wahrscheinlich nicht
Zurück zum Anfang
View user's profile
watersky



Beitritt: 20. Aug 2004
Beiträge: 73
Geholfen: 2


Post 27 Oct 2007 15:34 wie unterdrücken off-Chip 0.1uF in On-Chip-LDO Voltage Regulator

Ich denke, Ihre Ersatzschaltbild ist nicht korrekt. Der andere Chip ist nicht 0.1uF, wenn es funktioniert, oder sie brauchen mehr Strom.
Zurück zum Anfang
View user's profile
girih192002



Joined: 04 Aug 2007
Beiträge: 15


Post 29 Oct 2007 7:58 Re: wie unterdrücken aus 0.1uF in Chip-on-Chip-LDO Spannung regul

hung_wai_ming (at) hotmail.com wrote:
Sie PMOS-Ausgang. Es wird immer eine Obergrenze für die Ausgabe beherrschenden polig Ausgleich, so dass Ihr Design ist schon nicht in Ihrem Konzept.
Sie sollten Miller GAP Ausgleichszahlungen an die OP-Amp-polig der dominante, so dass Sie brauchen weniger GAP für die Ausgabe, oder u NMOS als Output weiter weg die Ausgabe polig am Ausgang. Sicher, Ihr Design wird wahrscheinlich nicht



Hallo,
Können Sie mir sagen, wie soll ich tun, Dinge, um den Stromkreis. ich wirklich nicht in der Lage zu verstehen, Konzept der Entschädigung Miller und dominierenden Pol. so, Jungs können Sie mir helfen, dies zu tun ..? Ich bin Lesung Konzept der Müller Ausgleich ..
Zurück zum Anfang
View user's profile
qutang



Joined: 25 Oct 2004
Beiträge: 315
Geholfen: 6


Post 29 Oct 2007 10:31 wie unterdrücken off-Chip 0.1uF in On-Chip-LDO Voltage Regulator

Ihre res net so niedrig.
Zurück zum Anfang
View user's profile
hung_wai_ming@hotmail.com



Joined: 05 Jan 2004
Beiträge: 370
Geholfen: 39


Post 29 Oct 2007 12:54 wie unterdrücken off-Chip 0.1uF in On-Chip-LDO Voltage Regulator

Um ehrlich zu sein, Ihr Design ist eine Konzeption, die mit einem zu geringen Widerstand Feedback Werte (460/500), ein großer Gleichstrom und nicht deaktivieren, wobei die große Leckage schließlich. Ihre PMOS-Ausgabe ist zu klein (w / l = 90u/0.13u), wie kann u 40mA liefern kann aber nach wie vor Ihre PMOS sättigen? Ich kann nicht glauben, dass es
Sie verwendet opamp l = 0.13u, wie kommt das? Habe ich es falsch?
Sie haben 100Ohm in Reihe mit Deckel = 10p, wie kommt das? Es schafft eine große Welligkeit!
Und 10p, um den Poly? Wie kommt es, zu klein!
Grundsätzlich würde ich der Ansicht, dies ist ein völlig falsch und sollte schwingen. Hat u Simulation der PM?
Zurück zum Anfang
View user's profile
rajanarender_suram



Beitritt: 20. Jan 2006
Beiträge: 182
Geholfen: 14


Post 30 Oct 2007 7:55 unterdrücken, wie aus 0.1uF in Chip-on-Chip-LDO Voltage Regulator

girih ..

Versuchen Sie es mit NMOs Pass Element in Ihrem Design (Endstufe) statt Pmos (seit pmos erfordert Ausgabe GAP verbunden werden, während für die Entschädigung NMOs doesnot) und kompensieren Sie opamp richtig
Zurück zum Anfang
View user's profile
arghpok



Beitritt: 13. Feb 2007
Beiträge: 38
Geholfen: 1


Post 27. Dezember 2007 19:07 Re: wie unterdrücken aus 0.1uF in Chip-on-Chip-LDO Spannung regul

Das ist einfach nicht möglich. Ich bin vollkommen einverstanden mit Huang. Wenn Sie möchten, dass die Beschaffung von 40 mA der aktuellen, Ihre Seitenverhältnis sollte 32000 / 1 aprox. Natürlich haben Sie nicht, dass. Wo ist Ihr Ausgleich Technik? Ich sehe nur eine typische Fehler A (nicht so ein typisches tatsächlich) mit einem Cap Miller, und dann die Endstufe. Die Widerstände, abhängig von der Ruhestrom Sie möchten und das Gebiet kann man auf OnChip passive Elemente, könnte in der Größenordnung von 100 ~ 500 kOhm.

Wenn Sie Ihren Pass-Element für eine NMOS-oder NPN-Darlington-Konfiguration, sind wir nicht mehr reden, und LDO aber mit einem linearen Regler mit großen Rückfallwerte und daher niedrige Effizienz.

Vielleicht sollten Sie Power-Management-Bücher erste und auch einen Blick auf die IEEE-Datenbank.

PAZ PARA COLOMBIA!
Zurück zum Anfang
View user's profile
Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Wie unterdrücken aus 0.1uF in Chip-on-Chip-LDO Voltage Regulator
Seite 1 von 1 Alle Zeiten sind GMT 2 Stunden


Missbrauch | | Administrator | | Moderatoren | | Unterstützen Sie uns | | sitemap
Thema RSS