Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Anmelden

Frage zum Clock and Data Recovery, danke.


Post new topic Reply to topic EDAboard.com Foren-Übersicht -> Analog-IC-Design & Layout -> Frage über Clock and Data Recovery, danke.
Autor Nachricht
swicap



Beitritt: der 04. April 2004
Beiträge: 124
Geholfen: 13


Post 23. Mai 2007 8:44

Frage zum Clock and Data Recovery, danke.


für CDRs Hilfe linearer oder bangbang PD,
was gibt es Capture-Bereich?

wird cdr verlieren sperren, wenn in großen Jitter-Input-Daten angezeigt werden?
dann, welche Art von Jitter ist schädlicher? DJ oder zufälligen Jitter?

Gibt es mögliche Methode, um eine robuste Lock-in-Design zu erkennen Schaltungen Richter cdr in
sperren oder nicht?

Danke.
Zurück zum Anfang
MSSN



Beitritt: der 08. März 2006
Beiträge: 232
Geholfen: 26


Post 23. Mai 2007 9:08

Re: Frage zum Clock and Data Recovery, danke.


swicap schrieb:
für CDRs Hilfe linearer oder bangbang PD,
was gibt es Capture-Bereich?

wird cdr verlieren sperren, wenn in großen Jitter-Input-Daten angezeigt werden?
dann, welche Art von Jitter ist schädlicher? DJ oder zufälligen Jitter?

Gibt es mögliche Methode, um eine robuste Lock-in-Design zu erkennen Schaltungen Richter cdr in
sperren oder nicht?

Danke.


Normalerweise haben erfassen CDRs begrenzte Reichweite und muss eine helfende Schleife während der Akquisition.

Ja, es ist eine mögliche Methode, um eine robuste Lock-Detect-Schaltungen, der erkennt, cdr Sperren und Entsperren von einem Referenz-Frequenz innerhalb einer vorgegebenen ppm Fehler Design.

Check Razavi Buch, Design von integrierten Schaltkreisen für optische Kommunikation, hat es ein ganzes Kapitel über die CDRs
Zurück zum Anfang
Google
AdSense
Google Adsense




Post 23. Mai 2007 9:08

Anzeigen




Zurück zum Anfang
swicap



Beitritt: der 04. April 2004
Beiträge: 124
Geholfen: 13


Post 23. Mai 2007 9:50

Frage zum Clock and Data Recovery, danke.


hallo, MSSN Dank für die Antwort.
Ich möchte nur genau die Abweichung der frequcy dass cdr mit Capture wissen können pd allein.
Ich habe das Buch schon gelesen Razavi.
Es spielt keine Beschreibungen Schaltung Implementierung auf
CDR Lock-in-Detektor-Design, denke ich.
Woule u geben Sie weitere Informationen? Vielen Dank, u.
Zurück zum Anfang
beckchm



Beitritt: 13. November 2005
Beiträge: 210
Geholfen: 3


Post 28. Juli 2007 12:58

Re: Frage zum Clock and Data Recovery, danke.


Jitter ist groß

Bereich kann nicht auf die Veränderung
Zurück zum Anfang
Arabische Fassung Bulgarische Version Katalanische Version Tschechische Version Danish version Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französisch Version Hindi-Version Kroatische Fassung Indonesisch-Version Italienische Version Hebräische Version Japanese version Koreanische Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Fassung Portugiesische Fassung Rumänische Fassung Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Fassung Tagalog Version Ukrainische Version Vietnamesisch-Version Chinesische Version
Post new topic Reply to topic EDAboard.com Foren-Übersicht -> Analog-IC-Design & Layout -> Frage über Clock and Data Recovery, danke.
Seite 1 von 1

subj

text

Alle Zeiten sind GMT 1 Stunde
Ähnliche Themen:
Über Clock and Data Recovery Geschwindigkeit (4)
Clock and Data Recovery? (9)
Clock and Data Recovery (7)
Clock and Data Recovery (2)
Clock and Data Recovery-Schaltung (10)
Clock and Data Recovery für serielle Link (4)
Wie implimente ein CDR (Clock and Data Recovery) Schaltungen. (8)
clock data recovery ....? (5)
Clock Data Recovery (3)
clock data recovery (1)


Abuse | | Administrator | | Moderatoren | | Unterstützen Sie uns | | Sitemap
Thema RSS