Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Log-in

Design-CPU



Post new topic Reply to topic EDAboard.com Foren-Übersicht -> ASIC-Design-Methoden und-Tools (Digital) -> CPU-Design
Arabische Fassung Bulgarische Version Katalanischen Version Tschechische Version Dänische Fassung Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französische Version Hindi-Version Kroatische Version Indonesisch-Version Italienische Version Hebräisch-Version Japanische Version German Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Fassung Portugiesische Version Romanian version Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Version Tagalog Version Ukrainisch Version Vietnamesisch-Version Chinesische Version
Autor Nachricht
zhoury



Beitritt: 25. Apr 2002
Beiträge: 27


Post 05 Jul 2002 10:49 Design-CPU

Jetzt habe ich ein einzutragen um eine 64-Bit-CPU. Ich habe eine Frage zu fragen, die haben Erfahrung in der that.pls Uhr tun, wenn Sie mir die Erfahrung mit, und freuen uns, anderen zu helfen.
Zurück zum Anfang
Gabby



Beitritt: 18. März 2002
Beiträge: 97
Ort: Israel


Post 05 Jul 2002 11:05

Hi

Sie haben ein paar Informationen von VHDL-CPU-Kern auf:

www.opencores.org

Außerdem können Sie dort.

Mit besten Grüßen.
Zurück zum Anfang
zhoury



Beitritt: 25. Apr 2002
Beiträge: 27


Post 05 Jul 2002 14:48
Tags: wie man einen CPU -

Zuerst vielen Dank für Gabby.
Jetzt bin ich mit bei der Gestaltung eines echten komplexer als Embedded-CPU-CPU. Dies ist kompatibel zu Intel IA64.So jetzt möchte ich mit den Freunden, die aus der Arbeit für Intel oder ibm.I müssen wissen, wie sie ein solches CPU.
Zurück zum Anfang
Ace-X



Beitritt: 25. Jan 2002
Beiträge: 590
Geholfen: 26


Post 05 Jul 2002 15:53

IA-64? Very Happy

Keine Chance! Wahrscheinlich ist es das komplizierteste-Prozessor auf den Markt. Es unterstützt dynamische Code Übersetzung von x86-Code (CISC-Architektur) für die innere VLIW Vertretung. Ich sage Ihnen mehr: der Hauptgrund, warum gibt es keine kommerziell erhältlichen VLIW-Prozessoren ist, dass diese Art von Prozessor sehr kompliziert Compiler, die in der Lage, sich über die verschiedenen Niederlassungen in Ihrem Algorithmus und übersetzt sie für die lang-Wort-Befehl. Die Jungs (von Intel und HP), die noch mehr verrückte Sache - sie umgesetzt dieser Compiler in der Hardware! Sie entwarf es für mehrere Jahre.
Und nun, wie denken Sie, wenn Sie Ende dieses Design? Ich erwarte, wird es in 20 Jahren, wenn Sie Glück haben?

Mit den besten Wünschen,

Ace-X.
Zurück zum Anfang
zhoury



Beitritt: 25. Apr 2002
Beiträge: 27


Post 05 Jul 2002 16:25 Ich bin kein Joker.
Tags: wie man einen CPU -

Ich bin ernsthaft. Wenn jemand interessiert sich für mich pls pm mich. Jetzt haben wir die Erfahrung für die Entwicklung chinset rund 4 Millionen Tore und wollen noch mehr tun. Jetzt bin ich für neue Design-CPU und wollen wissen, der Unterschied zwischen Chipsatz und CPU. Ich möchte wissen, die Grundlage für ein solches CPU gilt, wie man die geringe Makro wie alu.We haben Synopsys Design mit DC und designware. Aber ich denke, es ist nicht angemessen für die CPU, weil CPU hat noch viel mehr Tore als Chipsatz und verfügt über mehr Zeit genau Beschränkungen. Wenn jemand eine solche Erfahrung mir pls Uhr.
Zurück zum Anfang
ASIC



Beitritt: 18. Mai 2001
Beiträge: 220


Post 05 Jul 2002 17:23

Ace-X, nur weil Sie es nicht, bedeutet nicht, dass yechen nicht. [Sorry Ace-X, ich nehme wieder einige meiner Worte, es war nicht in einem schlechten Weg]

Außerdem haben die meisten DSPs, wie die TI 6000-Serie sind WLIW, TI und C-Compiler auch tatsächlich verfügbar sind und arbeiten heute. Schließlich, wenn der Chip ist kompatibel IA64, Borland oder M $ würde den Compiler. Yechen würde nicht zu stören Wink


yechen, Der Verilog-Code für die Sun UltraSparc IIe CPU ist als kostenloser Download verfügbar unter der Sun-Website. Auch können Sie ein Blick auf die CPU-Leon. Es ist HDL-Quelle ist auch frei verfügbar. Beide CPUs sind mit Hilfe von HDL und beide kommen mit ynop $ $ ys DC Skripte. Nr. DW wenn Lächeln

Was die CPU-Architektur, ich bin nicht vertraut mit der IA64, aber es war nicht Intel Idee loswerden der x86-Code Übersetzung insgesamt? Ohne dieses Stück Müll, die CPU wäre nur halb so groß, verwenden Sie vielleicht 20% der Maßnahmen in der Pipeline und verbrauchen 1 / 4 der Macht? Von dem, was ich sehe, ein WLIW-Prozessor, wird sehr viel einfacher zu bauen als der x86.

Vielleicht können Sie mir zeigen in die Richtung einiger IA64 Datenblätter?

Schließlich wäre nicht Intel Sue Your Ass aus, wenn Sie einen Klon IA64?


ASIC

Zuletzt bearbeitet von ASIC on 07 Jul 2002 16:05, edited 1-mal in insgesamt
Zurück zum Anfang
zhoury



Beitritt: 25. Apr 2002
Beiträge: 27


Post 06 Jul 2002 2:56

Dank ASIC. Ich freue mich zu glauben, durch die Sonne CPU.
Übrigens kann jeder Punkt einige beste Werkzeug, um CPU-Design? Wenn ich kaufen werde ich mit allen hier.
Zurück zum Anfang
ntxp



Beitritt: 29. Mai 2002
Beiträge: 57


Post 06 Jul 2002 4:01
Tags: wie man einen CPU -

Wie Sparc-CPU mit Verilog RTL, ich dachte, diese CPU könnte mittels DC, jedoch, wenn Sie die Gestaltung etwas dichter und verpackt wie ein Klon von IA64, einige Makros müssen individuell gestaltete, und bedeutet, es wird wieder Schaltplan und Layout-Editor primitiv, so, wenn ich zu Beginn des Projekts, ich würde die herkömmlichen Instrumente wie DC, Cadence und Avant (oh.. SNPs ist es jetzt).

Ein weiteres gutes Beispiel für die kommerzielle VLIW ist Trimedia, Philips hat der Compiler gebaut, und ich weiß, mindestens ein Trimedia-Clone, ist von einem pakistanischen Unternehmen (nicht-Rakete-Technologie), es nur um die Klon und die Benutzer müssen zur Verwendung der Trimedia der Zusammenstellung Werkzeuge , eben so, niemand braucht sich Sorgen zu machen über die Software, es sei denn, u wollen Roll-Out Sie Ihr neues VLIW.

Übrigens, Sie können die folgenden Bücher interessant, die bei der Entwicklung der Architektur des Klon:
Computer Architecture - eine quantitative Analyse (3rd Edition)
Das Design von komplexen Embedded Systems

Cool-Projekt!

ntxp.
Zurück zum Anfang
zhoury



Beitritt: 25. Apr 2002
Beiträge: 27


Post 06 Jul 2002 14:27

Jetzt bin ich nur fragen, für die Gestaltung Makro. Gibt es irgendwelche kommerziellen Werkzeug für Design.
Übrigens sind wir nicht klonen IA64.
Zurück zum Anfang
Ace-X



Beitritt: 25. Jan 2002
Beiträge: 590
Geholfen: 26


Post 06 Jul 2002 14:29

Nur klare Situation:
-------------------------
Ich habe nicht über die Probleme mit dem Compiler für IA64 - alle Compiler für x86 wird OK, aber über ihre interne Struktur - der IA64 als Compiler, die x86-Befehle zu übersetzen interne VLIW (EPIC) Vertretung! Dieser Teil ist der komplizierteste Teil der IA64-Prozessoren!

Die Sorge um Trimedia, MediaEngine, TI und andere - alle diese Prozessoren sind DSP, oder, um mehr Nähe zu unserem Thema - sie sind SIMD (Single Instruction Multiple Data) - das ist der natürliche Weg, um den Gewinn von VLIW-Architektur, ohne über kompliziert Compiler. Aber ich sagte zu Compiler für allgemeine Zwecke VLIW-Prozessoren! Auch hier, wissen Sie, warum gibt es keine reinen VLIW Allzweck-Prozessoren (mit Ausnahme Multiflow - aber das Unternehmen vom Markt verschwunden ist)? Wie auch immer, habe ich dieses Beispiel mit Compiler nur zu erklären, wie kompliziert ist die Art der IA64. Geben Sie einen Blick auf diese URL zu löschen: http://developer.intel.com/design/itanium/idfisa/index.htm

Also, mein Rat ist, um nicht mit IA64, aber mit einer anderen Architektur. with processor design). IA64 ist die schlechteste Wahl für Anfänger im Prozessor-Design (soweit ich realisiert, dass die ersten Erfahrungen mit der yechen mit Prozessor-Design).

is right - you'd better start with this nice book from David Patterson and John Hennessy: Und ntxp ist richtig - Sie besser mit diesem schönen Buch von David Patterson und John Hennessy:
http://www.amazon.com/exec/obidos/ASIN/1558605967/qid=1025958103/sr=8-1/ref=sr_8_1/104-0586871-8110369
Es werden Ihnen einige Gedanken über die Details der modernen Architektur auf.

Mit den besten Wünschen,

Ace-X.
Zurück zum Anfang
Dainis



Beitritt: 15. Mai 2001
Beiträge: 1451
Geholfen: 56


Post 06 Jul 2002 18:59

Look:
h ** p: / / w * wf-cpu.org /
h ** p: / / w * w.fpgacpu.org / links.html
Zurück zum Anfang
ntxp



Beitritt: 29. Mai 2002
Beiträge: 57


Post 08 Jul 2002 4:55

Vielen Dank, Ace-X für die gute Hinweise.

Ich dachte, yechen wird zum Aufbau einer anderen Transmeta und es wäre cool, um diese ein Traum.

Kommen Sie zurück in die Realität, ich bin damit einverstanden, dass IA64 oder gar ISA-kompatibel ist (nicht einmal die Leistung Verträglichkeit) ist ein Stück der großen Aufgabe. Wenn yechen ist wirklich Interesse an diesem Projekt, ich glaube, Sie sollte eine Gruppe von Menschen zu tun, wie die F-CPU, sonst Ace-X Projektion von 20 Jahren auf diese Aufgabe ist allzu optimistisch.

Traum trotzdem,

ntxp
Zurück zum Anfang
zhoury



Beitritt: 25. Apr 2002
Beiträge: 27


Post 08 Jul 2002 15:25

Dank über alle.
Ja, wir haben viele Leute tun dies project.And Ich bin Laden EDA für dieses Projekt. Deshalb bin ich sehr interessiert an solchen ASIC-Design-Flow. Wirklich sagen, ich bin nicht besorgt über die IA64-Architektur complexity.We haben große Mann für dieses Design. Der Compiler ist zu. Jetzt habe ich frage mich, was ist das Besondere für die CPU-Design und Gestaltung normalen digitalen circuit.I bedeutet, Design-und EDA-Tools.
Wir sind nicht das Klonen IA64. Wir wollen nur, ein IA64 compatibal cpu.Performance vielleicht nicht mit up.It 's startup.For uns compatibal ist viel wichtiger.
Zurück zum Anfang
farmerwang



Beitritt: 29. Mai 2002
Beiträge: 60
Geholfen: 1


Post 25 Jul 2002 6:02

Ich denke, u muss sich für eine akademische orgnization. Für ein Unternehmen, die Geld verdienen wollen sie das Produkt nicht wählen, ein solches Projekt. CPU-Design ist sehr komplex, sehr viel, als Sie sich vorstellen können, werden Sie erkennen dies als Fortschritt Ihres Projekts. Ich agress mit ACE-X für einige Punkte. Ich hatte envovled in einem CPU-Projekt für 3 Jahre, es ist eine vollständig kompatible embbed MIPS CPU, es hat uns 2 Jahre, bevor wir starten können bis WinCE GUI auf unserer FPGA-Prototyp. 3 RE-Spins statt, bevor der Kern stabil. Der Engpass wird die Überprüfung, nicht Design (u, wenn nicht eine hohe Taktfrequenz). Ich denke, kein Unternehmen kann es sich leisten, ein solches Projekt ohne eine Regierung Hintergrund.
Zurück zum Anfang
Post new topic Reply to topic EDAboard.com Foren-Übersicht -> ASIC-Design-Methoden und-Tools (Digital) -> CPU-Design
Seite 1 von 1 Alle Zeiten sind GMT 2 Stunden


Missbrauch | | Administrator | | Moderatoren | | Unterstützen Sie uns | | sitemap
Thema RSS