Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Anmelden

Falten Verilog ( "beginnen" - "Ende") in G-Code


Post new topic Reply to topic EDAboard.com Foren-Übersicht -> Elektronische elementaren Fragen -> Falten Verilog ( "beginnen" - "Ende") in G-Code
Autor Nachricht
davyzhu



Beitritt: 23. Mai 2004
Beiträge: 521
Geholfen: 3
Ort: Orient


Post 14. September 2006 15:28

Falten Verilog ( "beginnen" - "Ende") in G-Code


Hallo alle,

Ich möchte Falten Verilog-Code in gvim.

Der Verilog-Code-Klausel "zu beginnen" - "Ende"-Paar. Gibt es eine Anleitung darüber reden, wie die Falten in gVim verwenden? Und nicht gVim support "beginnen" - "Ende"-Paar Falten? Danke!

BTW, mein gVim Version 6.2.

Mit besten Grüßen,
Davy
Zurück zum Anfang
Google
AdSense
Google Adsense




Post 14. September 2006 15:28

Anzeigen




Zurück zum Anfang
Harmasha



Beitritt: der 03. Januar 2006
Beiträge: 72
Geholfen: 4


Post 15. September 2006 17:33

Re: Falt-Verilog ( "beginnen" - "Ende"-Code)


Hallo,
können Sie lcarify was Falten?

(Unter der Annahme, dass es zur Eröffnung ist ein richtig beginnen und schließen es mit einem entsprechenden Ende, dann
Die gvim Kontrollen nur Klammer Faltung.
Sie müssen sich eine Codierung Ethik der eigenen, diese Check-out zu entwickeln.
Eine Möglichkeit ist die Absicht.
beginnen
xxxx
xxxx
if (xxx)
beginnen
yyyy
yyyy
Ende
sonst
beginnen
zzz
zzz
Ende
xxxx
xxxx
Ende

Ich hoffe, Sie gelöscht.)
Zurück zum Anfang
Arabische Fassung Bulgarische Version Katalanische Version Tschechische Version Danish version Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französisch Version Hindi-Version Kroatische Fassung Indonesisch-Version Italienische Version Hebräische Version Japanese version Koreanische Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Version Portugiesische Fassung Rumänische Fassung Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Fassung Tagalog Version Ukrainische Version Vietnamesisch-Version Chinesische Version
Post new topic Reply to topic EDAboard.com Foren-Übersicht -> Elektronische elementaren Fragen -> Falten Verilog ( "beginnen" - "Ende") in G-Code
Seite 1 von 1

subj

text

Alle Zeiten sind GMT 1 Stunde
Ähnliche Themen:
Was bedeutet "ECL", "CML", "LVDS" (6)
wie 2 verwenden "clk" in einem "Prozess"! ? (6)
"Aktiv" oder "Passiv"-Filter im PLL desi (7)
wie VCO "dig_vco Verwendung" in "ahdlLib"? (1)
können "if"-Anweisung ersetzen Sie "for-Schleife" in (16)
how to "select all" in "vi"? (6)
"verpackt" und "lose" in radix convers (1)
"Lead" oder "Lag" in Phasendetektor? (4)
P & R mit nur "LEF" Datei-und NO "LIB" (4)
Wie kann Maßnahme "Macht" und "SWR" für Ameise (4)


Abuse | | Administrator | | Moderatoren | | Unterstützen Sie uns | | Sitemap
Thema RSS