| Autor | Nachricht |
|---|
s_vlsi
Beitritt: 16. Mai 2006
Beiträge: 21
|  26. Mai 2006 13:56 synchrone und asynchrone | | |
|
| kann mir jemand sagen, der Unterschied zwischen synchroner und aynsynchronous Reset mit der Verilog-Code?
zurückgesetzt, die sollten wir gehen hast? 
Thanks & Regards |
|
| Zurück zum Anfang | |
 |
sree205
Beitritt: 13. März 2006
Beiträge: 421
Geholfen: 30
| 27. Mai 2006 8:40 synchrone und asynchrone | | |
|
| why don't u die Zeitung lesen Abschaltungen von Clifford Cummings? Link hat einen Vortrag über setzt, wird dies dazu beitragen Ihr Verständnis.
http://www.sunburst-design.com/papers/ |
|
| Zurück zum Anfang | |
|
louisnells
Joined: 08 May 2006
Beiträge: 212
Geholfen: 13
| 27. Mai 2006 13:27 Re: synchrone und asynchrone | | |
|
| Im synchronen ein Zurücksetzen geschieht nur, wenn Uhr aktiv ist (entweder auf oder gehen ve-ve gehen Puls). Das bedeutet: Sie haben die Reset-Signal setzen, bis die Uhr Rand Proben es.
Aber passiert im asynchronen zurücksetzen sofort. |
|
| Zurück zum Anfang | |
|
zainmirza
Beitritt: 24. Dezember 2005
Beiträge: 134
Geholfen: 32
Ort: Islamabad
| 27. Mai 2006 19:11 synchrone und asynchrone | | |
|
| | plz auch schreiben abt dh die Übertragung Synchrone und asynchrone Übertragung. |
|
| Zurück zum Anfang | |
|
louisnells
Joined: 08 May 2006
Beiträge: 212
Geholfen: 13
| 27. Mai 2006 19:30 Re: synchrone und asynchrone | | |
|
| Wenn die Übertragung synchrounous wird es einige Referenz-Signal (Clock), die der Peers in der Mitteilung Schritt im Einklang beteiligt ist. Die ICSP Verbindung von der PIC-Programmierer, die LC ist synchron, denn es gibt einen Referenztakt in ICSP.
Bei der asynchronen Übertragung wird es keine solchen Referenzprojekt Signal. Zum Beispiel keine Uhr RS232-Signal an alle.
| zainmirza schrieb: | | plz auch schreiben abt dh die Übertragung Synchrone und asynchrone Übertragung. |
|
|
| Zurück zum Anfang | |
|
Google
AdSense
| 27. Mai 2006 19:30 Anzeigen | | |
|
|
|
|
| Zurück zum Anfang | |
|
dsocer
Joined: 04 Apr 2006
Beiträge: 11
| 29. Mai 2006 4:45 Re: synchrone und asynchrone | | |
|
| synchron: always @ (posedge clk)
beginnen
if (rst == 0) ......
else ..............
Ende
asynchron: always @ (clk posedge oder negedge rst)
Ich denke, synchron ist besser, in den meisten Anwendungen. |
|
| Zurück zum Anfang | |
|
sree205
Beitritt: 13. März 2006
Beiträge: 421
Geholfen: 30
| 30. Mai 2006 12:36 synchrone und asynchrone | | |
|
| Incase zur Erlangung einer asynchronen Eingang, um den Weg machen synchronisieren ohne Metastabilität ist es, Doppel-Flop der asynchronen Eingang und dem Ausgang des zweiten Flop in das Muster zu benutzen.
Das gleiche Verfahren gilt auch für ein Signal Durchlaufen von einer Uhr Domäne in eine andere. |
|
| Zurück zum Anfang | |
|
shankarmit
Beitritt: 22. Juni 2005
Beiträge: 188
Geholfen: 8
Ort: Indien
| 30. Mai 2006 14:13 Re: synchrone und asynchrone | | |
|
| Asynchornous zurückgesetzt wird unabhängig von Takt-und Reset wird .. handeln
verwenden, wenn reset = 1 then ..
elsif (alle Tage (at) Uhr) ..
Im synchronen reset .. nur wenn die Uhr aktiv ist (postive oder negative) .. und setzen Sie fungiert
if (alwy (at) clocl)
if (reset) ..
leid, ich bin nicht gut in Verilog .. u auf diese Weise zu schreiben ..
Grüße
Shankar |
|
| Zurück zum Anfang | |
|
eelinker
Beitritt: 12. Februar 2006
Beiträge: 571
Geholfen: 12
Ort: Persien
| 21. Juli 2006 6:31 synchrone und asynchrone | | |
|
| Im Namen des ---
diffrences sind:
1) asynchron hat keine Uhr und am Tor der Grundlage Verzögerung statt Flip-Flop.
2) asynchron wird nicht von CAD-Tools unterstützt, so dass es nicht klug, Design asynchron.
3) für weitere Informationen über asynchrone Entwicklung beziehen sich auf ASCnotes.pdf im Web.
Grüße |
|
| Zurück zum Anfang | |
|
vcnvcc
Beitritt: 21. Juli 2006
Beiträge: 88
Geholfen: 1
| 21. Juli 2006 9:21 Re: synchrone und asynchrone | | |
|
| einige Punkte ca. zurückgesetzt synch. und Async
1. Asynch zurückgesetzt ist schnell im Vergleich zu synchronisieren, dauert weniger Hardware benötigt weniger Energie, aber
Chancen gibt es für die Timing-Verletzung für Async zurückgesetzt. |
|
| Zurück zum Anfang | |
|
bansalr
Beitritt: 22. Dezember 2005
Beiträge: 158
Geholfen: 13
| 21. Juli 2006 10:19 Re: synchrone und asynchrone | | |
|
| Plz gehen Sie zu den unten stehenden Link, um mehr Diskussion über async vs sync haben
http://www.deepchip.com/items/0396-01.html |
|
| Zurück zum Anfang | |
|
kaustubhkhole
Beitritt: 21. Januar 2006
Beiträge: 102
| 23. Juli 2006 18:34 synchrone und asynchrone | | |
|
| Uhr und ohne Uhr!
Dies ist die einfachste def ..... |
|
| Zurück zum Anfang | |
|
Haytham
Beitritt: der 06. Juni 2004
Beiträge: 225
Geholfen: 14
Ort: Ägypten
| 23. Juli 2006 21:53 Re: synchrone und asynchrone | | |
|
| Hallo
Synchron-Reset Mittel, um die Reset-Probe mit der Taktflanke (entweder pos oder neg.)
Während Asynchronous Reset Mittel zur zurückgesetzt, wenn immer die Reset-Zustand aktiv ist.
Ein wichtiges Thema auf asynchrounous zurückgesetzt ist, dass es e sollte synchrnously aus dem Modul Reset-Eingang entfernt und wird dies als ein Problem auf System-Integration berücksichtigt.
folgende Verilog ist richtig
| Zitat: | synchron: always @ (posedge clk)
beginnen
if (rst == 0) ......
else ..............
Ende
asynchron: always @ (clk posedge oder negedge rst) |
Bei digitalen IC-Design, nutzen wir immer die asynchrnous zurückgesetzt
Für synchrone Übertragung bedeutet, dass Clock-Signal wird mit den Daten übertragen, während ein asynchroner keine Uhr info at allen Mitteln.
In asynchrnous Übertragung wird Uhr reextrahiert BFM Daten mit CDR-Schaltung (Uhr-Wiederherstellung von Daten) und dann die Daten mit Uhrzeit des Empfängers Domäne synchronisiert mit 2 FF mindestens
Danke |
|
| Zurück zum Anfang | |
|
Universalgelehrter
Registriert: 02 Mai 2006
Beiträge: 236
Geholfen: 23
Ort: England
| 23. Juli 2006 23:06 Re: synchrone und asynchrone | | |
|
| Verstehen Sie die Worte:
Synchrone
&
Asynchronous
Sie werden dann verstehen, der Grundlage der Synchron-und Asynchronmotoren - nichts.
Universalgelehrter |
|
| Zurück zum Anfang | |
|
