Regeln | Neue Beiträge | Thema RSS | Suche | Registrieren | Anmelden

Clock and Data Recovery?


Post new topic Reply to topic EDAboard.com Foren-Übersicht -> Analog Circuit Design -> Clock and Data Recovery?
Autor Nachricht
ithink



Beitritt: der 01. Juli 2005
Beiträge: 23


Post 17. Mai 2006 4:17

Clock and Data Recovery Buch


hallo, alle
Ich leide unter großen Schwierigkeiten in meiner Forschung über CDR-Design, habe ich einige Papiere, wie''ein 10GB / s lesen cdr CMOS-Schaltung mit einem Analog-Phase interpolater'', und so weiter, und machte eine Menge Aufwand für das Lernen cdr principle.but Ich habe keine Fortschritte bei der Gestaltung cdr, jetzt will ich die Mathematik-Modell mit Phase interpolater in Matlab zu bauen, finde ich es sehr schwierig ist. Ihnen vielleicht einige Ratschläge oder Papier zu mir!
Danke
Zurück zum Anfang
analogartist



Beitritt: 18. März 2005
Beiträge: 20


Post 17. Mai 2006 4:46

wie cdr Modells in Matlab


Da Sie die Modellierung der Schaltung und der Gestaltung es nicht ... Sie können fangen mit einigen einfachen Schaltung mit dem CDR wie ein Phasendetektor oder Phase Frequenz-Detektor. Alles, was Sie brauchen, ist ein grundlegendes Verständnis, wie diese funktionieren und Sie los Modellierung und fügen Nichtlinearitäten wie Sie entlang gehen kann beginnen ...

Dieses Buch ist ein großartiger Ausgangspunkt:
Monolithic Phase-Locked Loops and Clock Recovery Circuits: Theory and Design von Behzad Razavi
Zurück zum Anfang
ithink



Beitritt: der 01. Juli 2005
Beiträge: 23


Post 17. Mai 2006 5:01

Simulink Phasenverschiebung


ich danke Ihnen, analogartist

Endziel ist es, cdr Schaltung erfüllt unsere Anforderungen, fange ich einfach an der Mathematik-Modell, und Schritt für Schritt zum Schaltungsentwurf.
Jetzt habe ich nicht verstehe Phase interpolater in CDR-System wurden konzipiert i PLL-Schaltung erfolgreich, aber unterscheidet sich cdr mit PLL.
Zurück zum Anfang
Google
AdSense
Google Adsense




Post 17. Mai 2006 5:01

Anzeigen




Zurück zum Anfang
eng_islam



Beitritt: der 06. Dezember 2005
Beiträge: 67
Geholfen: 4
Ort: Ägypten


Post 17. Mai 2006 14:41

Bücher über Clock and Data Recovery Modellierung


u wird eine große Noten in Mathematik sowohl Modell und Methode der Gestaltung und Schaltung auch finden in diesem Buch

Design von integrierten Schaltungen für die optische Nachrichtentechnik
Behzad Razavi


Sorry, aber Sie müssen anmelden um diese Anlage anzuzeigen

Zurück zum Anfang
Khaled Al-Fayed



Beitritt: 30. April 2006
Beiträge: 4
Geholfen: 1


Post 16. Oktober 2006 9:50

matlab cdr-Modell


Ich habe zwei andere, die aussehen wie der oben ein Vorträge und kann auch hilfreich sein:


Sorry, aber Sie müssen anmelden um diese Anlage anzuzeigen

Zurück zum Anfang
khouly



Beitritt: 20. Oktober 2003
Posts: 2479
Half: 343
Ort: Ägypten


Post 16. Oktober 2006 12:27

Matlab Simulink Clock and Data Recovery


prüfen
http://ocw.mit.edu/OcwWeb/Electrical-Engineering-and-Computer-Science/6-976High-Speed-Communication-Circuits-and-SystemsSpring2003/LectureNotes/index.htm

lect 21: ca. MSK und CDR
khouly
Zurück zum Anfang
NeoFlash



Beitritt: der 02. Juli 2005
Beiträge: 408
Geholfen: 8


Post 25. Dezember 2006 4:22

MATLAB-Modell Taktrückgewinnung


alle Typen kannst eine Demo-CDR-Modell in Matlab Simulink?
Zurück zum Anfang
Nuter



Beitritt: 15. Juli 2004
Beiträge: 50


Post 15. März 2007 10:02

Modellierung Clock and Data Recovery matlab


Keine Dual-path Loop-Architektur-Modell?
Zurück zum Anfang
xshou



Beitritt: 17. August 2002
Beiträge: 45
Geholfen: 3


Post 17. März 2007 5:31

MATLAB Programming Clock and Data Recovery


Razavi-Buch ist eine gute Ressource.

Ich habe immer das Gefühl, es wäre interessant, mit einer Stichprobe Datenmodell, dh Z-Transformation auf das CDR zu beschreiben. Es ist sehr nützlich, wenn Sie die Statistik, die Natur des Übergangs Dichte betrachten --- Sie werden nicht von Gleichungen kurz bald.

Ein großer Vorteil der Verwendung von Sampling-Modell ist: Es kann die VCO Übertragungsfunktion Modell genau (und nicht nur ein DC-Wert, Kvco). Für niedrige Q Ring-Oszillator, wird es nicht viel Unterschied machen. Aber für LC-Oszillator, werden Sie High Freq kleine Störung von Phasendetektor sehen könnten High Freq große Phasenverschiebung verursachen. Es ist besonders wahr, wenn High-Speed-Binär-CDR (bangband Typ) wird derzeit geprüft.

Ein Ph.D. These? Vielleicht.
Zurück zum Anfang
czfaileen



Beitritt: der 03. Dezember 2005
Beiträge: 4


Post 25. August 2007 18:13

Clock and Data Recovery Modellierung


Hallo, wie viele Möglichkeiten wir in CDR verwenden?
Können wir uns erholen Uhr von Daten mit dem Wissen ihrer aux clk?
Zurück zum Anfang
Arabische Fassung Bulgarische Version Katalanische Version Tschechische Version Danish version Deutsch Version Griechische Fassung Englisch Version Spanische Version Finnische Fassung Französisch Version Hindi-Version Kroatische Fassung Indonesisch-Version Italienische Version Hebräische Version Japanese version Koreanische Version Litauische Fassung Lettische Fassung Niederländische Fassung Norwegische Version Polnische Fassung Portugiesische Fassung Rumänische Fassung Russische Version Slowakische Fassung Slowenisch-Version Serbisch-Version Schwedische Fassung Tagalog Version Ukrainische Version Vietnamesisch-Version Chinesische Version
Post new topic Reply to topic EDAboard.com Foren-Übersicht -> Analog Circuit Design -> Clock and Data Recovery?
Seite 1 von 1

subj

text

Alle Zeiten sind GMT 1 Stunde
Ähnliche Themen:
Clock and Data Recovery (7)
Clock and Data Recovery (2)
Clock and Data Recovery-Schaltung (10)
Über Clock and Data Recovery Geschwindigkeit (4)
Frage zum Clock and Data Recovery, danke. (3)
Clock and Data Recovery für serielle Link (4)
Wie implimente ein CDR (Clock and Data Recovery) Schaltungen. (8)
clock data recovery ....? (5)
Clock Data Recovery (3)
clock data recovery (1)


Abuse | | Administrator | | Moderatoren | | Unterstützen Sie uns | | Sitemap
Thema RSS