| Autor | Nachricht |
|---|
r_p_sanna
Beitritt: 18. Oktober 2004
Beiträge: 69
|  19. März 2006 18:38 Erstellen Zeiger in Verilog | | |
|
| Hallo,
Gibt es eine Möglichkeit Ich kann Hinweise zu erstellen oder Linklisten in Verilog? Ich denke, VHDL ermöglicht die Schaffung einer Platte, die ich glauben, ist ein gleichwertiges von Zeigern in C-Eingänge sind willkommen. |
|
| Zurück zum Anfang | |
 |
Google
AdSense
| 19. März 2006 18:38 Anzeigen | | |
|
|
|
|
| Zurück zum Anfang | |
|
stevepre
Beitritt: 10. Mai 2001
Beiträge: 92
| 20. März 2006 9:57 Re: Erstellen von Zeigern in Verilog | | |
|
| VHDL-Bilanz ist kein Zeiger. Es ist nur eine Datenstruktur, die eine andere Art von Datentypen in einem vereint.
nein. verilog verfügt nicht über diese Art von Fähigkeit, es sei denn, Ihr System verilog verwenden. |
|
| Zurück zum Anfang | |
|
yaseen1
Beitritt: 20. Mai 2006
Beiträge: 49
| 31. Januar 2007 23:00 Re: Erstellen von Zeigern in Verilog | | |
|
| | Es ist nicht möglich, verkettete Listen in Verilog zu schaffen. |
|
| Zurück zum Anfang | |
|
aji_vlsi
Beitritt: 10. September 2004
Beiträge: 640
Geholfen: 72
Ort: Bangalore, Indien
| Der 01. Februar 2007 5:36 Re: Erstellen von Zeigern in Verilog | | |
|
| | yaseen1 schrieb: | | Es ist nicht möglich, verkettete Listen in Verilog zu schaffen. |
Nun, Sie können * * Modell verkettete Liste, aber es ist ein schönes 2-monatiges Praktikum Projekt vielleicht. Vereinbarte es einfacher ist, mit VHDL und mehr noch mit SV.
Ajeetha, CVC
www.noveldv.com |
|
| Zurück zum Anfang | |
|
