| Autor | Nachricht |
|---|
chihwt2003
Registriert: 07 Jul 2005
Beiträge: 14
|  21. September 2005 13:03 JK Flip-Flop Design | | |
|
| Hallo,
Hat jemand weiß, wie den Bau eines JK-Flip-Flop mit Transmission-Gates oder komplexe Logik-Gate mit einer positiven Flanke Uhr ausgelöst?
Vielen Dank im Voraus. |
|
| Zurück zum Anfang | |
 |
Google
AdSense
| 21. September 2005 13:03 Anzeigen | | |
|
|
|
|
| Zurück zum Anfang | |
|
nand_gates
Beitritt: 19. Juli 2004
Beiträge: 907
Half: 120
| |
| Zurück zum Anfang | |
|
Anjali
Beitritt: 16. August 2005
Beiträge: 174
Geholfen: 8
| 21. September 2005 16:44 Re: JK-Flip-Flop Design | | |
|
| posedge ausgelöst JK FF = jk Latch-ve ve jk Riegel
Latch können entworfen werden, mit Transmission-Gates leicht.
für die Verriegelung der Konstruktion über das Buch "Grundlagen CMOS-go" (der Titel wird so sein. Ich weiß nicht den genauen Titel, die alle fast alle Menschen werden das Buch folgen) |
|
| Zurück zum Anfang | |
|
