| Autor | Nachricht |
|---|
xwcwc1234
Beitritt: 21. Juli 2001
Beiträge: 316
Geholfen: 5
|  Der 08. Dezember 2004 10:31 Clock and Data Recovery Circuit | | |
|
| Hallo alle,
Ich muss einen 10MHz Clock and Data Recovery Circuit Design. Jeder hat ein paar Ideen zu diesem Thema (mit Phasendetektor, VCO und andere)? |
|
| Zurück zum Anfang | |
 |
lianming1
Beitritt: 11. Januar 2004
Beiträge: 45
Geholfen: 4
| Der 09. Dezember 2004 7:24 Clock and Data Recovery Circuit | | |
|
| | vielleicht können Sie hinzuschauen Buch von Razavi |
|
| Zurück zum Anfang | |
|
xwcwc1234
Beitritt: 21. Juli 2001
Beiträge: 316
Geholfen: 5
| Der 09. Dezember 2004 7:36 Re: Clock and Data Recovery Circuit | | |
|
| | Ja, ich habe Razivi Buch zu diesem Thema zu lesen. Aber für fast CDR-Schaltungen, gibt es keine Frequenz-Detektor verfügt über einen großen Erfassungsbereich. Das ist das Problem. Meine VCO hat immer große Unterschiede unter Prozessbedingungen Variationen und Spannung, Temperatur etc. |
|
| Zurück zum Anfang | |
|
sutapanaki
Beitritt: der 02. November 2001
Beiträge: 578
Geholfen: 33
| Der 09. Dezember 2004 22:34 Re: Clock and Data Recovery Circuit | | |
|
| | Your incoming data has been clocked at the transmitter end with a certain frequency which you should know approximately - say 10MHz. Warum nicht sperren Sie Ihre VCO Erste, der einen regelmäßigen Takt von 10 MHz mit einer PFD, Ladungspumpe etc. wie ein PLL und nach wird dann gesperrt Umstellung auf ein Phasendetektor Ihre realen Daten und nicht die Wiederherstellung. Auf diese Weise Ihre VCO ist bereits bei einer Frequenz schwingt in der Nähe der richtige ist und alles, was Sie tun müssen ist, fangen die Phase in Bezug auf die Daten. |
|
| Zurück zum Anfang | |
|
xwcwc1234
Beitritt: 21. Juli 2001
Beiträge: 316
Geholfen: 5
| 10. Dezember 2004 5:04 Re: Clock and Data Recovery Circuit | | |
|
| | Leider hat mein auxiluary PLL-Schaltung keine Referenz-Eingang, so dass ich nicht der VCO-Sperre in einem bekannten Frequenz. Ich interessiere mich für eine Strecke, die als PFD in CDR verwendet werden können. Das ist, was ich will. |
|
| Zurück zum Anfang | |
|
sutapanaki
Beitritt: der 02. November 2001
Beiträge: 578
Geholfen: 33
| 10. Dezember 2004 7:59 Re: Clock and Data Recovery Circuit | | |
|
| | Dann sollten Sie wissen wahrscheinlich, dass die Daten (z. B. NRZ) nicht Energieformen angleicht auf die Taktfrequenz enthalten und es ist schwer zu Somethink wie ein PFD verwenden, um etwas, das nicht da ist zu sperren. Haben Sie sich Gedanken über das Tun Kantendetektion an Energie bei der Taktfrequenz zu schaffen? |
|
| Zurück zum Anfang | |
|
Andy1
Beitritt: 24. Juli 2004
Beiträge: 126
Half: 2
| 13. Dezember 2004 0:46 Re: Clock and Data Recovery Circuit | | |
|
| Können Sie beschreiben im Detail, welche Art des Eingangssignals Format (NRZ, Manchester ...). Nicht nur, dass die Uhr auf dem lokalen Oszillator zu sperren, müssen Sie auf die eingehende Signal auch zu sperren. Es kann etwas kompliziert. Ich glaube, es gibt IC, die in Ethernet-und LAN-Anwendungen Sie verwenden können, verwendet wird.
Bitte beachten Sie die angehängte Datei einige grundlegende Idee.
|
|
| Zurück zum Anfang | |
|
aicer
Beitritt: 20. Oktober 2004
Beiträge: 7
| 14. Dezember 2004 17:01 Clock and Data Recovery Circuit | | |
|
| | Ich denke, Ihre Architektur sind Dual-Loop ohne Bezug Taktsignal ... Sie müssen PD FD CPs LPF & VCO .. Linear Phase PD eignet sich für Ihr Design. Es ist für 10MHz Datenrate, alle Fähigkeiten der Gestaltung, können Sie die papers.The enge Schleife Analyse der PD Teil überprüfen okay ist vergleichbar mit der PLL, einer der FD Teil auf die Drehzahl detector.Remember zu überprüfen, müssen die VCO zu erzeugen Multi-Phase (0 90 180 270 oder 0 45 90 ... etc) durch die FD requirements.I deuten auf eine Arbeit über die FD Teil für u "A 3,125-Gb / s Clock and Data Recovery Circuit für die 10-GBase LX4-Ethernet "(Autor: Shen-Iuan Liu et al.) |
|
| Zurück zum Anfang | |
|
CDRCDR
Beitritt: 15. Februar 2004
Beiträge: 82
Half: 2
| 14. Dezember 2004 21:24 Clock and Data Recovery Circuit | | |
|
| | Ich empfehle Potbaker PFD's für Sie zu verwenden, in denen die zweischneidiges DFFs verwendet werden, um die Phase-Erkennung zu konstruieren, dann zwei detecor Phase I / Q ()-Konstrukt ein PFD.It muss nicht Referenztakt |
|
| Zurück zum Anfang | |
|
Google
AdSense
| 14. Dezember 2004 21:24 Anzeigen | | |
|
|
|
|
| Zurück zum Anfang | |
|
Andy1
Beitritt: 24. Juli 2004
Beiträge: 126
Half: 2
| 15. Dezember 2004 5:46 Re: Clock and Data Recovery Circuit | | |
|
| Ich denke immer noch der Begriff "Clock Recovery" ein zumindest in den meisten Umsetzung wenig irreführend, da, gibt es immer eine lokale Uhr so gibt es keine Notwendigkeit, "die Uhr wieder" von überall.
Was normalerweise passiert ist, dass die bereits vorhandenen lokalen Uhr muss die Angleichung seiner Phase der imcomming Daten. Diese lokale Uhr wird in der Regel von einem lokalen Oszillator abgeleitet.
Der Begriff "Uhr Alignment" ist beschreibend. |
|
| Zurück zum Anfang | |
|
aicer
Beitritt: 20. Oktober 2004
Beiträge: 7
| 18. Dezember 2004 12:21 Clock and Data Recovery Circuit | | |
|
| | ja, genau wie Andy1 saying.There sind in der Regel einen Referenztakt in vielen CDR design.reference Uhr konnte Übernahme Zeit und Design zu verbessern Schaltung viel easier.In meine These, entwerfe ich eine CDR mit referenzlosen Uhr. Ich traf viele Fragen, die nicht im CD-ROM mit Verweis clock.So u ... vielleicht sollten Sie Ihre Topologie ändern, wenn Sie jemand erlauben kann oder es gibt sie. |
|
| Zurück zum Anfang | |
|
